瑞薩科技選用Synopsys IC Compiler 作為SoC設計流程解決方案

　　Synopsys宣布，瑞薩科技公司已采用Synopsys IC Compiler 下一代布局布線解決方案用于產品IC 的設計流程。隨著瑞薩設計項目的日益復雜化，他們需要滿足各種不同功能模式下的時序安排。在全面評估了所有備選方案之后，瑞薩最終選擇了 Synopsys IC Compiler 解決方案，因為可以通過其真正的多模式功能，經并發優化所有時序模式，從而實現期望的芯片性能。瑞薩同時也獲得了轉換時間更短和使用更加簡便的優勢。

　　瑞薩科技公司設計技術部DFM & EDA 技術開發組部門經理Teruaki Harada表示：“保證我們的芯片能在眾多不同的功能模式下高速工作，是我們面臨的一個重大挑戰，特別是對于主流消費產品設計而言。我們曾憑借Synopsys 工具的幫助完成了我們最具挑戰性的設計。現在，IC Compiler 解決方案幫助我們解決的是在多模式時序方面遇到的非常緊迫的問題。”

　　瑞薩應用一套由15個測試案例構成的復雜條件，即一個由超過35萬門和5種工作模式構成的大規模0.13 微米消費類設計，對包括排序手段和合并技術技巧在內的全部備選多模式方案進行了評估。 瑞薩發現 IC Compiler 解決方案滿足全部需求，同時達到了多模式優化所需的性能。IC Compiler 物理實現解決方案憑借擴展的物理合成（XPS）技術提高了優化效率，不僅改善了時鐘頻率效果，同時也幫助設計人員降低了設計的整個宏單元的面積。XPS 是一個將綜合、布局、時鐘和布線結合在一個統一優化環境中的新架構。最終，瑞薩發現 IC Compiler 解決方案比其他備選方案速度更快也更容易使用，甚至在單模設計條件下也是如此。

　　Synopsys設計實現部總經理兼高級副總裁Antun Domic 表示：“長期以來，瑞薩在最具挑戰性的設計領域與Synopsys保持著密切合作關系。通過選用我們的IC Compiler 解決方案，瑞薩實現了真正實時的多模式優化能力，并且在提升性能的同時縮短了設計時間。”